⑩日本国特許庁(JP)

⑪特許出願公開

⑩ 公 開 特 許 公 報 (A) 平3-1705

⑤Int. Cl. 5

識別記号

庁内整理番号

@公開 平成3年(1991)1月8日

H 03 D 7/00 H 03 B 28/00

Z B

7328-5 J 8731-5 J

審査請求 未請求 請求項の数 2 (全7頁)

60発明の名称

信号発生方法及び装置

②特 願 平2-114989

願 平2(1990)4月27日

優先権主張

@発 明 者

ジエームス・エル・ア

アメリカ合衆国ワシトント州シアトル ノース・112ス・

ドコック

ストリート 2152 ナンパー101

@発 明者

デイビット・イー・シ

アメリカ合衆国ワシントン州シアトル デンスモア・アベ

ヤウブ

ニュー・ノース 8001

ヒユーレツト・パツカ 願

ード・カンパニー

アメリカ合衆国カリフオルニア州パロアルト ハノーバ

ー・ストリート 3000

個代 理

勿出

弁理士 長谷川 次男

1. 発明の名称

信号発生方法及び装置

- 2. 特許請求の範囲
- (1)所定の周波数の正弦波を複合形式で表す第1デ ィジタル・データ流を供給する段階と、

所定の周波数の所定の波形を複合形式で表す第 2 ディジタル・データ流をランダム・アクセス・ メモリから供給する段階と、

前記第1及び第2ディジタル・データ流をディ ジタル的に乗算して、これらの複合稜を表す第3 ディジタル・データ流を生成する段階と、

前記復合稜をディジタル形式からアナログ形式 に変換する段階と、

を備えた信号発生方法。


(2)ディジタル形式で与えられる第1及び第2複合 オペランドを乗算するディジタル乗算器と、

正弦波の複合表現、あるいはそれらの代表的部 分がディジタル的に記憶されているメモリであっ て、前記ディジタル乗算器に結合されてこれに前

記第1複合オペランドを供給する第1メモリと、

複合波形パターン・データがディジタル的に記 憶されているメモリであって、前記ディジタル乗 算器に結合されてこれに前記第2複合オペランド を供給する第2メモリと、

前記乗算器の出力に結合されて該出力をアナロ グ形式に変換するディジタル/アナログ変換器と、 を備えて成る信号源。



3. 発明の詳細な説明

〔発明の技術分野〕

本発明は信号の発生に関し、特に複合ディジタル・ミキサーを使用して波形を所望の周波数に移行することによって信号を発生する方法と装置と に関する。

(発明の技術的背景及びその問題点)

ネットワーク及びスペクトラム・アナライザのような実験機器には、測定されるシステムを電気的に励振させるために信号源が設けられていることが多い。これらの信号源は通常、当該の所望の間波数で正弦波(Sinusoid)、チャープ、ノイズ等の様々な信号を供給する。

初期の従来の技術では、これらの信号はチャープのようなベースバンド・アナログ破形をアナログ局部発振器からの信号とミキシングすることによって当該の所望の周波数へと上方変換(upconvert) するアナログ・ミキサーによって生成されていた。その結果生成される信号には、和及び差の項が含まれ、その一方は不要であり、ろ

波が必要であった。 機器が広範囲の異なる信号を 生成可能であるため、 ろ波のタスクは困難であっ た。

最近ではある種の機器の設計者はディジタル技術を信号生成に応用している。ディジタル信号生成にはいくつかの利点があり、その一つはマイクロプロセッサ制御のもとで信号の周波数を簡単且つ精密に設定できることである。それによって更にミキシング過程からスプリアス成分を排除するために、必要に応じて再構成できるディジタル・フィルターを利用することが可能になる。

現在実施されているディジタル信号発生方法は 多くの点で利点があるが、ある欠点もある。

(発明の目的)

本発明はこれらの欠点を克服し、経済的に実現できて、且つ生成可能な多くの異なる波形に著しい柔軟性をもたらすことのできる高度に精密な信号源を提供することを目的とする。

(発明の概要)

本発明によれば、ディジタル・ミキサーには複

合形式(complex form)の2つのディジタル化された入力信号が供給される。複合入力信号の積はアナログ形式に変換され、エイリアス項(alias terms)を含まない所望の出力信号を提供する。

第 1 メモリから供給された正弦波オペランドの シーケンスは Δ θ 項によって正弦波メモリを通じ て指示(index) する位相カウンタによって決定される。 $\Delta \theta$ は、それによって指示されたデータが所望の周波数の正弦波のサンブルに対応するように選択される。 $\Delta \theta$ がメモリ内の 2 つの複合データの中間の信号位相を指示した場合は、ミキサーに補間値が伝送される。

〔発明の実施例〕

本明細書を無用に長くすることなく発明を概括的に開示するため、本出願人は本発明に関連する背景となる材料を提供する、Mortonに許可され、本出願人に譲渡された米国出願番号第07/003.158号の明細書を参考として組み入れてある。

第1図は本発明の1実施例による信号発生器10の概略的な構成図である。この装置には関連するメモリ及び1/0を備えた制御マイクロプロセッサ12と、パターン・メモリ14と、パターン・メモリ制御装置16と、ディジタル局部発振器18と、ディジタル乗算器20とディジタル/アナログ変換器22とか合まれている。これらの案子はデータ・バス24及び制御線26によって相互に接続されている。

図示した実施例における制御 マークロプロセッサ12は、信号発生器10が具現化されているホスト機器の機能の殆どを制御するモトローラ社の68000 シリーズのCPU (中央処理装置) である。CPU12 には1/0 及び機器の動作ルーチンが記憶されたメモリ28が接続されている。このメモリには第3図に対示し、且つ後述するルーチンも記憶されており、これはRON の局部発振器正弦/ 穴のデータを指示し、且つ否定して複合ミキシング過程のための被乗数を生成するためのルーチンである。

パターン・メモリ14は所望のベースバンド信号の複合サンプルを装塡可能な静的RAM である。 図示した実施例では、パターン・メモリは 2 つのパターンとして記憶され、その一つは実パターンであり、もう一つは虚パターンである。これらのパターンは外部ディスク30から装塡可能であり、 又は、ユーザー・インタフェース32を介して手動的に定めることが可能である。一般に用いられる別の実施例では、ストック(stock) 波形パターンが

マイクロプロセッサのプログラムRAM28 に永続的 に記憶され、且つ必要に応じてRAM14 に選択的に ダウン・ロードされる。 更に別の実施例では、マ イクロプロセッサ・メモリ28内のルーチンはCPU が算法的(algorithmically) に複合パターンを生 成することを可能にし、この複合パターンは次ぎ にパターン・メモリ14へと装塡されることがで きる。本明細書と同時に出願され、本出願の 出頭人に譲渡された「METHOD AND APPARATUS FOR GENERATING A CHIRP SIGNAL(チャープ信号を生成 する方法と装置)」と題する米国出願番号第 07/344,777号に開示されているように、このよう なパターンの一つは周波数領域内で平坦なチャー プ信号である。 本明細鸖と同時に出願され、本 出願の出願人に譲渡された「FILTER AND METHOD FOR WHITENING DIGITALLY GENERATED NOISE (F ィジタル式に生成されたノイズをろ波するための フィルター及び、ろ波方法)」と題する米国出願 番号第07/344.190号に開示されているように、こ のようなパターンのもう一つは周波数領域内で平

坦なノイズ・シーケンスである。 これらの開示は 参考としてここに組み入れてある。

制御マイクロプロセッサ12はパターン・メモリの動作のあらゆる局面を制御するために利用可能である。しかし、本実施例では、CPU 上の処理負担を軽減するため付加的なメモリ制御回路16を備えている。この制御回路にはソース・アドレス・レジスタ、DMA ロード・カウンタ、RAM 実行カンウタ、データ・レジスタ及びサイクル終了検出器のようないくつかの副回路が設けられている。

ソース・アドレス・レジスタは、CPU に対して、 人力パターン・データのロードが開始される。 DMA ロード・カウンタは、これらの基本アドレスを指示して、 から指示して、人力パターンのバイトが配憶される。 は続的な記憶位置を指示する。メモリ実行カウンタはパターン・メモリからのパターンの読式で 中にアナログ機能を実行し、パターン・サンプルが読み出されるべきメモリ内の連続記憶装置を指示する。データ・レジスタはRAM が転送可能状態

になるまでパターンRAM に装塡されるべき入力パ ターンを保持する。CPU が同時に新たなパターン をRAM にダウン・ロードする必要がある場合は、 このレジスタによってRAM はCPU を遅延させるこ となくパターンを出力することができる。最後に サイクル終了検出器はパターン・メモリから読み 出されるべきパターンの長さを選択する。図示し た実施例では、RAM に記憶されている波形パター ンは2の累乗である256 ないし32768 ポイントで あることができる。サイクル終了検出器が完全な 波形が再生されたことを表示すると、各種の動作 を開始することができる。 波形は再度最初から再 生を開始することができ、それによって反復信号 が生成される。あるいは、波形をオフにすること もでき、それによって"ワンショット"すなわち 過渡的な波形が生成される。 更に、信号は CPU12 に伝送されて別の機能の励振をトリガすることも 可能である。

メモリ14からのパターン・データ出力はディジタル乗算器20に送られ、この乗算器はパターンデ

ータ流を局部発振器18からの複合正弦波に対応するデータ流と乗算する。局部発振器18は後に詳述するように、局部発振器データ流を提供するためCPU12 と連携して動作するROM 準拠のソースである。これらの2つのデータ流のミキシングはベースパンド波形パターンをより高い周波数に移行する機能を果たす。

乗算器20からのディジタル・データ流出力はディジタル/アナログ変換器(DAC)22 を用いてアキログ形式に変換される。DAC は各サンプルをレート 間間 (装置の262,144Hz のサンプリング・レート に対応する) だけ保持するので、sin(x)/x項が加力信号の周波数スペクトルに導入される。この がよって除去される。フィルター34によって除去される。フィルター34は更に所望の出力信号の側波帯及び調波を引きる機能も果たす。ろ波されたアナログに供給される。

ある実施例では、パターンRAM14 内に記憶され

スを生成し、且つ、このシーケンスに関して有限 逆フーリエ変換を行って時間領域内のその対応物 を見出すことから成っている。別の前処理技術は、 波形が公称262.144Hz の速度よりも遅い速度で RAM メモリ14から読み出された場合に波形に導入 されるsin(x)/x因数で波形の周波数領域表現を割 ることから成っている。パターン 配憶装置14に 記憶されるのはこのように前処理されたデータで

ある。

後に更に詳しく説明するように、局部発振器データは262.144Hz の速度で局部発振器ROM18 から 読み出される。乗算器20にはパターンRAM と局部 発振器ROM の双方からのデータが同時に送られることが望ましいので、パターンRAM からのデータは同じ速度又はこれと一体関係にある(integrally related)速度で送られる必要がある。パターンRAM14 が局部発振器ROM よりも遅い速度(すなわち262.144Hz)のクロック・サイクルの幾つかの間、その出力を一定に保持することが必要である。こ

たディジタル化された側波帯波形データは出力信 号に独自のsin(x)/Xリップル、すなわちアナログ 再構成フィルター34がそれを除去するようには設 計されていないリップルを生成することがある. このようなリップルは局部発振器のデータ流が供 給される公称262.144Hz のクロック速度よりも遅 い速度でパターンRAN からデータを読み出すこと によって生成される。実施例では、このようなり ップルは乗算器20でのミキシングに先立ちパター ン・データから除去される。一実施例ではリップ ルはRAM パターン・メモリ14とディジター・ミキサ -20との間に挿入されたディジタルろ波段によっ て除去される。別の実施例では、リップルはパタ ーン・データがRAM 内に記憶される前にパターン・ データを前処理することによって全面的に回避さ れる。このような前処理技術は例えば前述の「チ +ープ信号を生成する方法と装置」と題する係属 中の出願に開示されている。このような前処理技 術の一つは、公式 ejkw に従って周波数領域内 の平坦なチャープに対応するサンプル・シーケン

の構成によって、パターンRAM からの単一出力データは局部発振器からの2つ又はそれ以上のデータと順次ミキシングすることができる。

位相 θ が $\pi/2$ と π との間にある場合は、(π - θ)に対応する複合Loデータが読み出され、虚部分は否定される。

位相 θ がェと $3\pi/2$ との間にある場合は、 ($\theta-\pi$) に対応する複合L0データが読み出され、 実及び虚部分の双方が否定される。

位相 θ が $3\pi/2$ と 2π との間にある場合は、($2\pi-\theta$)に対応する複合Loデータが読み出され、実部分は否定される。

第2図は、データ・ポイントが0ないし π /2ラジアン象限にわたって均一に間隔を隔てられた簡略なシステム内に記憶された実及び虚のサンプルを図示している。実施例では、データ・ポイントはその代わりに0.0001963 ラジアン毎の間隔を隔てており、その結果、この象限にわたって8000の実データ・ポイントと8000の複合データ・ポイントを生じる。各ポイントは12ピットのバイトに定量化される。

RAM パターン・メモリ14とは異なり、局部発振器ROM メモリ18は異なる周波数では読み出されず、異なる周波数の正弦波は生成されない。代わりに、サンプルは常に固定周波数、すなわち262.144KHzで局部発振器ROM から読み出される。異なる周波

数の正弦はサンプルデータを順次読む代わりに、それを通して指示することによって生成される。ROM から読み出されたサンプルの特定のシーケカウンタにはいてはないのでは、この位相カウンタにはいけられ、 $\Delta \theta$ 項でデータを指示して波形の累積位相 θ τ or を決定する。 $\Delta \theta$ は、それによって指示されたデータが所望の訳される。CPU12 は公式 $\Delta \theta$ = 2π (FDESIRED は たよって $\Delta \theta$ を計算する。ここで、FDESIRED は によって $\Delta \theta$ を計算する。ここで、FDESIRED は たって $\Delta \theta$ を計算する。ここで、FDESIRED は たるべき所望の周波数であり、TCLOCK は データがROM から読み出されるクロック・システムでは 3.8146972 マイクロ秒)。

例えば、2237.89 ヘルツで正弦波を生成するには $\Delta \theta$ 項は前記の公式によって0.0536389 ラジアンと計算される。正弦波データ・ポイントは0.0001963 ラジアンの間隔を隔てているので、0.0536389 ラジアンの単一 $\Delta \theta$ 増分は273.25のデータ・ポイントに相当する。その結果、CPU12 は

ROM18 から記憶位置0、273.25、546.5、819.75、1093、1366.25等、メモリ内に記憶された全8000ポイントにおける一連の複合正弦波データ・ポイントを読み出す(このシーケンスは記憶位置0で始まるが、他のシーケンスは他の位置から開始できることが理解されよう)。 最初の $\pi/2$ 象限を越えた後、この処理は 2π まで継続され、第1 象限の複合オペランドはメモリから読み出され、 第1の 位合オペランドはメモリから読み出され、 見つ前述のように処理されてされらを適正な象限へと移行する。累積位相 θ ror が 2π を越えた後は、 CPU12 は値から 2π を波算し、それを0から 2π の領域に戻す。

前記の例では、殆どの場合と同様に、 △ 8 項は場合によって断片の記憶位置(すなわちメモリ内の 2 つのデータ・ポイントの中間の単一位相)を指示する。このような場合は、CPU12 は 2 つの最も隣接したデータ・ポイントの間を補間して、より正確な出力データを提供する。より複雑な実施例では、CPU は 2 つの隣接したポイントを超えたデータ・ポイントを利用して、より高次の近似計

算を行う。

前述の位相指示方式は第3図の流れ図に示されている。この方式を実施したマイクロプロセッサ・ルーチンがマイクロプロセッサのプログラム・メモリ28に配憶されている。

前述の W 構成によって、 局部発振器18は 0.015 ヘルツの段階毎に-128 K Hz から128 K Hz までの 実質 的に全ての 同波数で極めて正確に サンプルされた 複合正弦波を提供することができる。 ミキシング 過程で複合局部発振器の データ 流を利用することによって、 出力信号スペクトルに 不要なエイリアス成分が生成されるのを防止することができる。

第1図の装置はパターン・メモリ14に装塡されたペースパンド波形データに応じてパースト・チャープ、バースト・ノイズ、方形波、三角波、ユーザー形成波形等の多様な波形を提供するように動作可能であることが了解されよう。ミキサー20は所望の任意の周波数に至るまでこれらのペースパンド信号を精密に移行することが可能である。純正の正弦波を生成したい場合は、CPU はパター

ン・メモリを使用禁止にし、正弦ROM18 から複合 正弦波データの実分だけを出力する。

本発明をこれまで実施例に基づいて図示し、且 つ説明してきたが、本発明は前述の原理から逸脱 することなく構成及び細部を変更できることは明 白である。

[発明の効果]

以上説明したように、本発明を用いることにより、経済的に実現できて、且つ多くの異なる波形が著しく柔軟に生成可能である、高度に精密な信号源を提供することができる。

4. 図面の簡単な説明

第1図は本発明の一実施例による装置の概略プロック図である。

第2図は該装屋のROM に記憶された実部及び虚部正弦波データ・ポイントを示す簡略図である。

第3図は前記装置を使用した位相指示方式の簡略流れ図である。

12:制御マイクロプロセッサ

14:パターン・メモリ

16:パターン・メモリ制御装置

18:ディジタル局部発振器

20:ディジタル乗算器

22:ディジタル/アナログ変換器

24:データ・バス

2 6:制御線

出願人 ヒューレット・パッカード・カンパニー 代理人 弁理士 長谷川 次男




FIG. 2

